Transcript
Questão 1 Um botão A é usado para controlar um motor M e um gerar um sinal de controle H. no primeiro acionamento de A, o motor M deve ligar. No segundo acionamento de A, o motor deve desligar e sinal H deve ser ativado, permanecendo ativo apenas durante 1 período de clock. O processo se repete, ciclicamente, a partir do próximo acionamento de A. Esboce um Diagrama de Transição de Estados e o código VHDL para gerar as saídas M e H. Questão 2 Esboce um Diagrama de Transição de Estados e o código VHDL para projetar um circuito que gere um pulso a cada borda de subida e também a cada borda de descida de um botão A. Cada pulso deve durar um período de clock.
Questão 3
Um botão A é usado para controlar um motor através dos sinais M (motor) e S (sentido de rotação: “0” para sentido horário e “1” para sentido anti-‐horário). Inicialmente, o motor encontra-‐se desligado. A cada acionamento de A, o motor liga se está desligado e desliga, se está ligado. Toda vez que o motor liga, o sentido da rotação deve inverter, em relação ao sentido da rotação anterior ao desligamento do motor. no primeiro acionamento de A, o motor M deve ligar no sentido horário. (dica: providencie a troca do sentido de rotação sempre que o motor desligar, de forma que, quando ele ligar novamente, o sentido já esteja estabelecido a priori). Esboce um Diagrama de Transição de Estados e o código VHDL para gerar as saídas M e S. Questão 4 Esboce um diagrama de tempo, o diagrama de estados e o código VHDL de um circuito que tenha 2 estados, Sa e Sb. No primeiro estado, a saída X é igual ao sinal de entrada A e no segundo estado, a saída X é igual ao sinal de entrada B. O circuito deve mudar de estado sempre que uma entrada D=1. Questão 5 Esboce um diagrama de tempo, o diagrama de estados e o código VHDL de um circuito que tenha 2 estados, Sa e Sb. No primeiro estado, a saída X é igual ao sinal de entrada A e no segundo estado, a saída X é igual ao sinal de entrada B. O circuito deve mudar de estado a cada acionamento de D. Questão 6 Esboce um diagrama de tempo e o diagrama de estados e descreva o código em VHDL de um circuito que receba como entrada um fluxo de bits serial e gere uma saída em ‘1’sempre que a sequência ‘’111’’ ocorrer na entrada. As sobreposições devem ser consideradas, isto é, se a sequência ‘’0111110’’ ocorre na entrada, então a saída deve permanecer ativa por 3 períodos consecutivos de clock.
Questão 7 Esboce o diagrama de transição de estados e descreva o código VHDL de um contador de 2 bits síncrono, que tenha os sinais de controle síncronos CLR, S e E, cuja ação sobre o contador é descrita na tabela abaixo. Sinais de controle síncronos do contador Funcionamento do contador Clr S E 1 X X Contador é ressetado para o estado zero 0 1 1 O contador incrementa um estado 0 0 1 O contador decrementa um estado 0 0 0 O contador permanece no estado de memória
Questão 8 (a) Projete um contador síncrono BCD crescente que conte de 1 a 12, a partir da interligação de 2 contadores binários de 4 bits (um para as dezenas e outro para as unidades), que opere segundo a tabela a seguir. Sinais síncronos para o controle do contador Funcionamento do contador de 4 bits disponível CLEAR LOAD CE 1 X X O contador é ressetado para o estado zero 0 1 X O contador é carregado com um estado qualquer, definido pelas entradas de dado P3, P2, P1 e P0. 0 0 1 O contador incrementa um estado 0 0 0 O contador permanece em memória (b) Esboce o diagrama de transição de estados e descreva o código VHDL para o contador binário de 4 bits descrito na tabela anterior. Questão 9 Esboce um Diagrama de Transição de Estados e descreva o código VHDL para implementar o circuito equivalente ao de um flip-‐flop JK, cuja saída, na borda ativa do clock, apresenta o comportamento descrito na tabela seguinte. Fora da borda ativa do clock, a saída do circuito deve permanecer em memória (não altera o estado). J K Saída 0 0 Permanece no mesmo estado 0 1 Recebe nível ‘0’ 1 0 Recebe nível ‘1’ 1 1 Troca de estado
