Transcript
Universidade Federal do Piauí Centro de Tecnologia Departamento de Engenharia Elétrica
(/(75Ð1,&$, Transistores de Efeito de Campo - Parte III - Aplicações
Prof. Marcos Zurita
[email protected]
Teresina - 2010
ì ì ì ì ì ì ì ì
1. O Efeito de Corpo 2. Modelo Para Grandes Sinais em BM 3. O MOSFET Como Amplificador 4. Modelo Para Pequenos Sinais em BM 5. Outras Configurações de Amplificadores 6. Espelho de Corrente 7. Chave Analógica Bibliografia
2 Eletrônica I – Prof. Marcos Zurita
1. O Efeito de Corpo
3 Eletrônica I – Prof. Marcos Zurita
ì
ì
A conexão direta do substrato ao terminal fonte, adotada em muitas aplicações, garante a polarização reversa do corpo do MOSFET e permite que sua influência no funcionamento do dispositivo seja desprezada. Entretanto, em alguns casos, não é conveniente manter essa conexão entre o substrato e o fonte, tais como: ì
ì
Em circuitos integrados: muitas vezes diversos transistores compartilham o mesmo substrato, que é usualmente conectado ao ponto mais negativo da fonte de alimentação (ou ao ponto mais positivo, no caso se um pMOS). Em circuitos cujo vDS pode variar de polaridade: nestes casos é preciso estabelecer a tensão de corpo de modo a garantir que ele esteja sempre reversamente polarizado em relação ao canal. 4 Eletrônica I – Prof. Marcos Zurita
ì
ì
ì
Considere um nMOS cujo substrato (corpo) é conectado a um potencial de -vSB volts em relação ao fonte. O potencial negativo do substrato aumentará a região de depleção e cancelará parte do canal n induzido. Consequentemente, um potencial maior que VT será necessário em vGS para induzir o canal n. Canal n induzido
VDS G
S
n+
D
n+
p SS
Região de depleção do substrato
VSB Eletrônica I – Prof. Marcos Zurita
ì
5
Matematicamente, o efeito desse potencial negativo no substrato pode ser expresso como um aumento no potencial de limiar (VT): V T V T0 ŸƦ Ɓ 2 Ƹ f ŸV SB Ɓ 2Ƹ f
(Eq. 6.1)
Onde: ì ì ì
VT0 - tensão de limiar para vSB = 0 V. !f - parâmetro físico (tipicamente 2!f = 0,6 V). Ȗ - parâmetro de efeito de corpo (tipicamente Ȗ = 0,5 V½), dado por: Ʀ
ì
Ɓ 2 q N A İS C ox
(Eq. 6.2)
NA – Concentração de dopantes (aceitadores) do canal. Eletrônica I – Prof. Marcos Zurita
6
2. Modelo do MOS Para Grandes Sinais em Banda Média
7 Eletrônica I – Prof. Marcos Zurita
Modelo Equivalente do nMOS na Região de Saturação
Modelo Equivalente do pMOS na Região de Saturação
8 Eletrônica I – Prof. Marcos Zurita
3. O MOSFET Como Amplificador
9 Eletrônica I – Prof. Marcos Zurita
O Amplificador de Fonte Comum ì Possui o terminal fonte do FET como ponto comum entre o sinal de entrada e o sinal de saída. ì Para que a amplificação ocorra de forma linear, duas condições principais devem ser atendidas: RD C2 ì O FET deve ser polarizado R1 C1 vin na região de saturação; ì A amplitude do sinal a ser R2 amplificado (vin) deve ser bem menor que o valor da tensão de polarização do gate. 10 Eletrônica I – Prof. Marcos Zurita
ì
ì
Para que o MOS opere na região de saturação ele deve obedecer a duas condições: v DS ż vGS V T
(Eq. 6.3)
v GS źV T
(Eq. 6.4)
Ou seja, conforme a Eq. 6.3, o valor mínimo de vDS é: v DSmin v GS V T
ì
ì
(Eq. 6.5)
Por outro lado, o limite mínimo de vGS (vGS=VT), indicado pela Eq. 6.4, leva à região de corte, onde iD=0. Nessa condição, não há queda de tensão em RD e vDS assume o valor máximo: v DSmax V DD
(Eq. 6.6) 11
Eletrônica I – Prof. Marcos Zurita
ì
A Eq. 6.6 pode ser facilmente verificada através da equação da reta de carga do dispositivo, isto é, a equação da malha de saída do circuito: v DS V DD R D i D
ì
ì
(Eq. 6.7)
A Eq. 6.7 possui as mesmas variáveis da curva característica de dreno do FET, podendo ser utilizada para analisar ou solucionar a malha de saída. Os dois pontos notáveis da Eq. 6.7 são: ì ì
RD vin
C1
vDS = 0 ĺ iD = VDD/RD. iD = 0 ĺ vDS = VDD. Eletrônica I – Prof. Marcos Zurita
C2
R1
R2
12
ì
Traçando a reta de carga do amplificador sobre as curvas características de dreno do MOS temos:
iDQ
Q
VDD vDSQ
13
Eletrônica I – Prof. Marcos Zurita
ì
ì
Uma vez que o MOS foi corretamente polarizado na região de saturação e as variáveis do ponto quiescente (vGSQ, iDQ, vDSQ) determinadas, é possível então analisar a resposta do amplificador ao sinal de entrada. Para isto, deve-se observar a segunda condição imposta no início da análise, isto é, que sinal de entrada (vin) possa ser considerado um pequeno sinal frente a vGSQ: v i n £ 2Ǝv GSQV T Ə
ì
(Eq. 6.8)
Aplicando o sinal de entrada à tensão de polarização do gate determina-se a tensão total em vGS: v GS v GSQŸv i n
(Eq. 6.9) 14
Eletrônica I – Prof. Marcos Zurita
ì
Naturalmente, uma variação em vGS provocada pelo sinal de entrada implicará também numa variação da corrente de dreno iD (Eq. 5.36): i Dk Ǝv GS V T Ə
ì
2
Aplicando a Eq. 6.9, temos: i Dk Ǝv GSQ Ÿv i nV T Ə
2
k Ǝv GSQ V T Ə2Ÿ2 k Ǝ vGSQ V T Əv i n Ÿk v 2i n ì
(Eq. 6.10)
Desde que vin atenda à Eq. 6.8, vin2 § 0 e a Eq. 6.10 torna-se: i Di DQ Ÿi d
(Eq. 6.11)
onde id é a variação da corrente de dreno imposta por vin: i d Ưn C ox
Ǝ Ə
W Ǝv GSQ V T Ə v i n L
(Eq. 6.12) 15
Eletrônica I – Prof. Marcos Zurita
ì
O efeito da modulação iD resultante da variação do sinal de entrada (vin) pode ser observado graficamente:
iD1
a
iDQ
VGS1 = +6,2 V
Q b
VGS2 = +5,8 V
iD2
vDS1
vDSQ
vDS2
VDD
Eletrônica I – Prof. Marcos Zurita
16
ì
O ganho de um amplificador é definido como sendo a relação entre a amplitude do sinal de saída e o sinal de entrada: Av
ì
vo u t vi n
(Eq. 6.13)
Considerando a Eq. 6.13 na análise gráfica realizada, o ganho do amplificador em questão pode ser definido como: Av
v v ƚ v DS DS2 DS1 ƚ vGS v GS2 vGS1
(Eq. 6.14)
Que, para o exemplo em questão, vale: Av
12,510 6,25V V 5,86,2 17
Eletrônica I – Prof. Marcos Zurita
ì
A relação entre vin e vout pode ser representada através da curva de ganho do amplificador:
18 Eletrônica I – Prof. Marcos Zurita
Transcondutância (gm) ì A transcondutância (g ) é um parâmetro que relaciona as m variações em vGS com as variações resultantes em iD sob vDS constante:
g m
logo: g mƯn C ox ì
∂ iD
∂ vGS
(Eq. 6.15)
v DS cte
Ǝ Ə
W Ǝ vGS V T ƏƎ1ŸƮ v DS Ə L
(Eq. 6.16)
A Eq. 6.16 pode ser reescrita como: gm
2 iD Ǝv GSV T Ə
(Eq. 6.17) 19
Eletrônica I – Prof. Marcos Zurita
ì
Tomando id e vgs como a variação do sinal em iD e vGS, respectivamente, pode-se reescrever a Eq. 6.15 como: g m
ì
id v gs
(Eq. 6.18)
Graficamente, a transcondutância (gm) pode ser vista como a inclinação da reta tangente ao ponto de polarização (Q) da curva de transferência do FET.
20 Eletrônica I – Prof. Marcos Zurita
ì
Assumindo Ȝ = 0 e reescrevendo a Eq. 6.16 em função de iDQ, temos: g m Ɓ 2 Ưn C ox ƎW LƏi DQ
ì
A Eq. 6.19 evidencia duas importantes relações em um MOSFET: ì
ì
ì
(Eq. 6.19)
gm é proporcional à raiz quadrada da corrente DC de polarização do dreno (iDQ). Para uma dada corrente iDQ, gm é proporcional à raiz quadrada da relação de aspecto do transistor (W/L).
Tais relações podem ser utilizadas para guiar o ajuste de parâmetros em projetos de dispositivos envolvendo transistores MOS. 21 Eletrônica I – Prof. Marcos Zurita
Método Gráfico para Determinação de gm e ro
ǻiD1
ǻiD2
ǻvGS
gm
ƚ i D1 ƚ v GS
(Eq. 6.20)
ro ǻvDS ì
vDS=cte
ƚ v DS ƚ i D2
(Eq. 6.21)
Obs.: A determinação de ro requer que as curvas características de dreno tenham sido traçadas considerando o efeito de modulação do canal (Ȝ 0).
22
Eletrônica I – Prof. Marcos Zurita
Ganho de Tensão (Av) ì Com base na definição de ganho expressa pela Eq. 6.13 é possível estabelecer uma uma equação para o ganho do amplificador de fonte comum, com base em seus parâmetros de circuito. ì Desde que v out é tomado a partir do dreno, pode-se determina-lo diretamente através de vDS. RD C2 ì Aplicando a Eq. 6.11 na 6.7: R v DS V DD R D Ǝi DQŸi d Ə (Eq. 6.22)
vin
C1
ou seja: v DS V DSQ R D i d
1
R2
(Eq. 6.23) 23 Eletrônica I – Prof. Marcos Zurita
ì
Logo, a componente do sinal da tensão de dreno (vds) será dada por: v ds R D i d
ì
mas, id = gmvgs (Eq. 6.18) logo: v ds g m R D v gs
ì
(Eq. 6.24)
(Eq. 6.25)
Assumindo C2 como sendo um curto na frequência do sinal, temos que vout = vds, podendo o ganho de tensão do amplificador (Av) ser calculado diretamente como: Av
v out v ds vi n v gs
Av g m R D
(Eq. 6.26) (Eq. 6.27) 24
Eletrônica I – Prof. Marcos Zurita
ì
Representação gráfica dos sinais de entrada e saída de um amplificador nMOS de fonte comum:
25 Eletrônica I – Prof. Marcos Zurita
4. Modelo do MOS Para Pequenos Sinais em Banda Média
26 Eletrônica I – Prof. Marcos Zurita
ì
ì
ì
Com base no conceito de transcondutância é possível estabelecer um modelo para o transistor para baixas e médias frequências (banda média). O mesmo modelo pode ser alterado a fim de considerar também o efeito da modulação do canal (ro). Tais modelos não consideram as capacitâncias e indutâncias parasitas presentes nos dispositivos reais, não sendo adequados portanto para aplicações de chaveamento ou de frequências mais elevadas. 27 Eletrônica I – Prof. Marcos Zurita
Ex.: Para o amplificador MOS esboçado abaixo tem-se: VT=1,5 V, k'n(W/L) = 0,25 mA/V2, VA = 50 V. Determine: a) vGSQ, vDSQ e iDQ b) gm e ro c) Av d) Rin
28 Eletrônica I – Prof. Marcos Zurita
Sol.: ì
ì
a) O primeiro passo é determinar os parâmetros do ponto de operação do MOS, isto é, sua polarização. Para o transistor dado temos que: i DQ Ǝ12Ə k 'n ƎW LƏƎ vGSQ V T Ə2 0,5·0,25Ǝv GSQ1,5Ə2
(I)
v GSQ v DDR D i DQ 1510*10 3 i DQ
(II)
mas, ì
Resolvendo o sistema (II) em (I) temos 2 soluções: ì ì
ì
iDQ = 1,059 mA ĺ vGSQ = 4,41 V ĺ vDSQ = 4,41 V iDQ' = 1,721 mA ĺ vGSQ' = -2,21 V
A segunda solução obviamente não é realizável pois não atende ao critério de polarização vGS > VT. 29 Eletrônica I – Prof. Marcos Zurita
ì
b) A transcondutância é dada por: '
g m k n ƎW LƏƎ vGS V T Ə 0,25Ǝ4,411,5Ə 0,725 mA V ì
A resistência de saída (ro ou rDSsat) é dada por: r o V A i DQ 47,17 k ƣ
ì
c) Com base nos valores de gm e ro determinados é possível esboçar o modelo equivalente do circuito:
30 Eletrônica I – Prof. Marcos Zurita
ì
ì
Como o valor de RG é muito elevado a corrente que circula através dele pode-se desprezada frente a corrente de saída. Neste caso, a tensão de saída pode ser calculada como: v o g m v gs Ǝ R DR Lr oƏ0,725 v gs Ǝ101047Ə
logo: Av ì
vo 0,725Ǝ101047Ə 3,28V V v gs
d) A resistência de entrada (Rin) pode ser definida como: Ri n
logo:
Ri n
vi ii
vi vi RG 10 2,33 M ƣ Ǝv i v o Ə 1Av 4,3 vi vo 1 RG RG vi
Ǝ Ə
31
Eletrônica I – Prof. Marcos Zurita
5. Outras Configurações de Amplificadores
32 Eletrônica I – Prof. Marcos Zurita
O Amplificador de Dreno Comum (Seguidor de Fonte) ì ì ì
Ganho de tensão sempre menor que a unidade. Baixa impedância de saída. Principal aplicação: Casador de impedâncias (buffer).
vin
vout
33 Eletrônica I – Prof. Marcos Zurita
ì
O circuito equivalente para pequenos sinais deste amplificador pode ser esboçado como:
ì
Com base no modelo é possível demonstrar que as equações das tensões de entrada (vi) e de saída (vo), são dadas por: v iv gs Ÿv o
(Eq. 6.28)
v og m v gs ƎR Sr o Ə
(Eq. 6.29) 34
Eletrônica I – Prof. Marcos Zurita
ì
Da mesma forma, a impedância de saída (Zo) pode ser calculada por: Z o RSr oƎ1 g m Ə
ì
Das Eqs. 6.28 e 6.29 deduz-se a equação do ganho de tensão (Av): Av
ì
(Eq. 6.30)
g m Ǝ RSr oƏ 1Ÿg m Ǝ RSr o Ə
(Eq. 6.31)
Caso a resistência do canal seja muito maior que a do resistor de fonte (ro 10RS), a Eq. 6.31 pode ser aproximada por: Av
gm RS 1Ÿg m RS
(Eq. 6.32) 35
Eletrônica I – Prof. Marcos Zurita
Ex.: Para o amplificador MOS abaixo, determine: a) gm b) Zi c) Zo d) Av
ì
R2
1 Mȍ
RS
2k2 ȍ
IDSS
16 mA
VP
-4 V
ro
40 kȍ
Para o circuito em questão temos: ì ì
VGSQ = -2,86 V e; iDQ = 4,56 mA.
36 Eletrônica I – Prof. Marcos Zurita
Sol.: ì
a) Para o MOS tipo depleção a transcondutância pode ser calculada como: g m0
2 I DSS 8 mA V V P
Ǝ
g m g m0 1 ì
Ə Ǝ
Ə
v GSQ Ǝ2,86Ə 8 1 2,28 mA V VP Ǝ4Ə
b) A impedância de entrada pode ser calculada através do circuito equivalente para pequenos sinais:
37 Eletrônica I – Prof. Marcos Zurita
ì
Do circuito equivalente temos que: Z i RG 1 M ƣ
ì
c) Da Eq. 6.30 temos: Z o RSr oƎ1 g m Ə 40k ƣ2k2Ǝ12,28 mA V Ə 362,52ƣ
ì
d) Como ro 10RS, o cálculo do ganho pode ser feito através da Eq. 6.32: Av
gm RS Ǝ2,28 mA V ƏƎ2,2 k ƣƏ 0,83V V 1Ÿg m RS 1ŸƎ 2,28 mAV ƏƎ2,2 k ƣƏ
38 Eletrônica I – Prof. Marcos Zurita
O Amplificador de Porta Comum ì ì ì
Ganho de tensão similar ao de fonte comum. Resistência de entrada mais baixa que o de fonte comum. Aplicação mais comum: Circuitos Cascode. vin
vout
Z i RG
r oŸRD 1Ÿg m r o
Z o RDr o
vG
ì
Av
(Eq. 6.33) (Eq. 6.34)
g m R DŸRD r o 1ŸR D r o
(Eq. 6.35)
Se ro10RD, as Eqs. 6.33 e 6.35 podem ser aproximadas por: Z i RSƎ1 g m Ə
(Eq. 6.36)
Avg m R D
(Eq. 6.37) 39
Eletrônica I – Prof. Marcos Zurita
6. Espelho de Corrente
40 Eletrônica I – Prof. Marcos Zurita
Espelho de Corrente MOS ì
Trata-se basicamente de uma fonte de corrente constante cujo valor da corrente fornecida (Io) proporcional a uma corrente de referência (Iref). I ref
Iref
Io
V DDvGS R
(Eq. 6.38)
Ǝ Ə Ǝ Ə
I ref i D1
1 ' W1 2 kn Ǝ vGS V T Ə 2 L1
I o i D2
1 ' W2 2 kn Ǝ vGS V T Ə 2 L2
vGS
I o ƎW 2 L2 Ə I ref ƎW 1 L1Ə
(Eq. 6.39)
L1 W 2 W 1 L2
(Eq. 6.40)
I oI ref
41
Eletrônica I – Prof. Marcos Zurita
Espelho de Corrente MOS Tipo Wilson ì
ì
Maior impedância de saída em relação ao espelho de corrente simples. Menor variação da corrente de saída em função da variação da carga.
I ref
V DDV SS 2 v GS R
I o ƎW 2 L2 Ə I ref ƎW 1 L1Ə
(Eq. 6.41)
(Eq. 6.42)
42 Eletrônica I – Prof. Marcos Zurita
7. Chave Analógica
43 Eletrônica I – Prof. Marcos Zurita
Chave Analógica nMOS
ì
ì
ì
Quando fechada, deve conduzir com a menor resistência possível. Quando aberta, deve oferecer a maior resistência possível entre seus terminais. Deve ser capaz de conduzir corrente nos dois sentidos (bidirecional). 44 Eletrônica I – Prof. Marcos Zurita
ì
Admita um sinal de entrada senoidal do tipo: v i5 senƎƻ tƏ
ì
Para assegurar que o substrato do nMOS permaneça reversamente polarizado para toda a faixa de tensões do sinal de entrada, este deverá ser polarizado com uma tensão igual ou inferior a menor tensão possível de vi : v BŻV iƎ minƏ
n
v B Ż5 V
45 Eletrônica I – Prof. Marcos Zurita
Operação como chave fechada: ì Para garantir que o nMOS conduza para toda a faixa da tensão de entrada, a tensão de controle (vc) deve atender à condição (vGS > VT), logo: v cƎ onƏżV i Ǝmax ƏŸV T ì
n
v cƎonƏż7 V
O funcionamento da chave para a faixa positiva e negativa de vi pode ser analisado com base em circuitos equivalentes:
46 Eletrônica I – Prof. Marcos Zurita
ì
ì
Deve-se notar que a tensão mínima de controle necessária para fechar a chave (vc(on)) não leva a uma boa condutividade do nMOS nas tensões próximas a vi(max). Na prática, para garantir uma baixa resistência de operação para toda a faixa de tensões de entrada, a tensão de controle deverá ser bem maior que esse valor mínimo.
Operação como chave aberta: ì Para garantir que o nMOS não conduza para toda a faixa da tensão de entrada, a tensão de controle (vc) deve atender à condição (vGS < VT), logo: v cƎ off Ə ŻV i ƎminƏŸV T
n
v cƎoff ƏŻ3 V 47
Eletrônica I – Prof. Marcos Zurita
Porta de Transmissão CMOS ì
Implementada a partir de uma chave analógica nMOS e uma pMOS em paralelo. Simbologia
48 Eletrônica I – Prof. Marcos Zurita
Operação como chave aberta: ì Aplicando v = -5V (v = +5V) temos: c c ì
O nMOS permanece em corte para toda a faixa de tensões de vi, já que vGSn mantém-se inferior a VT, pois, v GSn vGnV Sn v c v i 55 sen Ǝƻt Ə
ì
O pMOS permanece em corte para toda a faixa de tensões de vi, já que -vGSp mantém-se inferior a -VT, pois, v GSp vGp V Sp vƋc vi Ÿ55 sen Ǝƻ t Ə
Operação como chave fechada: ì Aplicando v = +5V (v = -5V) temos: c c ì
ì
O nMOS conduz para vi < +3V já que vGSn mantém-se superior a VT nessa faixa. O pMOS conduz para vi > -3V já que -vGSp mantém-se superior a -VT nessa faixa. 49 Eletrônica I – Prof. Marcos Zurita
ì
O funcionamento da chave para a faixa positiva e negativa de vi pode ser analisado com base em circuitos equivalentes:
50 Eletrônica I – Prof. Marcos Zurita
ì
Ou seja, para a chave fechada (vc = +5V) temos que: ì ì
ì
ì
Para -5 < vi -3 V: A condução é feita somente pelo nMOS. Para -3 < vi < +3 V: A condução é realizada pelos dois transistores ao mesmo tempo. Para 3 vi < 5 V: A condução é feita somente pelo pMOS.
Contribuição das resistências de canal de cada um dos transistores para a resistência de condução da chave (RON): rDS nMOS
pMOS
RON = rDSn || rDSp -5
-3
0
3
Eletrônica I – Prof. Marcos Zurita
ì
vi (V)
51
Vantagens sobre a chave analógica simples: ì ì
ì
ì
5
vc na mesma faixa de tensão do sinal analógico; Baixa resistência de condução (RON) devido ao paralelo entre as resistências de canal do nMOS e do pMOS; RON sofre pouca variação devido à vi.
Desvantagens: ì
ì
Exige um transistor a mais na condução (transistor de grande porte); Exige ao menos um inversor lógico para gerar a tensão complementar de controle (vc) (dois transistores de pequeno porte);
52 Eletrônica I – Prof. Marcos Zurita
ì
ì
ì
ì
ì
Robert L. Boylestad, Louis Nashelsky, “Dispositivos Eletrônicos e Teoria de Circuitos”, 8º Edição, Prentice Hall, 2004. A. S. Sedra, K. C. Smith, “Microeletrônica”, 4ª Edição, Makron Books, 1999. David Comer, Donald Comer, “Fundamentos de Projeto de Circuitos Eletrônicos”, LTC, 2005. Paul R. Gray, Robert G. Meyer, “Analysis and Design of Analog Integrated Circuits”, 4th Edition, John Wiley & Sons, 2001. Y. T. Tsividis, “Design considerations in single channel MOS analog integrated circuits – A tutorial”, IEEE JSSC SC 13, pp 383-391, 1978. 53 Eletrônica I – Prof. Marcos Zurita
