Eletrônica Aplicada - Elt 12 Transistor De Efeito De Campo

Transcript

E-mail: [email protected] ESCOLA TÉCNICA REZENDE-RAMMEL CURSO TÉCNICO DE MECATRÔNICA ELETRÔNICA APLICADA I NOME _______________________ TURMA _______ ANO ___ O TRANSISTOR DE EFEITO DE CAMPO - FET Os transistores que utilizam à tecnologia FET (Field-Effect Transistor) são dispositivos unipolares, significando que apenas um tipo de portador (elétron ou lacuna) é responsável pela corrente, apresentam alta impedância de entrada e baixo ruído. Uma rápida comparação com o transistor bipolar, que são dispositivos em que a análise de corrente pode ser feita através de portadores de cargas positivas (lacunas) e portadores de cargas negativas (elétrons). Podemos verificar que os dispositivos bipolares são controlados por corrente, ou seja, a corrente de coletor é controlada pela corrente de base. O FET, no entanto possui sua corrente controlada pela tensão ou pelo campo elétrico. TRANSISTOR DE EFEITO DE CAMPO DE JUNÇÃO - JFET O JFET (Junction Field-Effect Transistor) é um dispositivo unipolar, portanto seus portadores de cargas que formaram a corrente ou serão positivos (lacunas) ou negativos (elétrons). CONSTRUÇÃO DO JFET PORTA(GATE) FONTE(SOURCE) CANAL DRENO(DRAIN) SUBSTRATO A construção de um JFET na prática é bastante complicada, pois é necessário uma tecnologia de dopagem nos dois lados de um substrato de semicondutor tipo P ou tipo N. Conforme podemos observar a estrutura de um JFET é formado por um estreito canal semicondutor tipo P ou tipo N em cujas extremidades são feitos contatos que recebem as denominações de DÆDRENO (DRAIN), de onde as cargas elétricas saem e SÆFONTE(SOURCE), por onde as cargas elétricas entram. O ELIÉSIO 1 E-mail: [email protected] terminal ligado ao semicondutor tipo oposto recebe o nome GÆPORTA OU GATILHO(GATE) que faz o controle da passagem das cargas. JFET CANAL N JFET CANAL P D D D D P N N G G G G P S S S S FUNCIONAMENTO DO JFET D D D N N VDS N VDS VDS G G P P ID P P ID G P P ID S Para VGS=0 quando for aplicada uma tensão VDS, surge uma corrente ID. A região N do canal funciona como uma resistência e a corrente de dreno (ID) irá aumentar linearmente com a elevação da tensão VDS. Com a tensão VDS aplicada aparece uma diferença de potencial entre o source e a região do gate polarizando reversamente a junção. Esta polarização reversa diminui os portadores de carga na região do canal aumentando a resistência, fazendo com que a taxa de variação de ID diminua não acompanhando a variação de VDS. A partir de um certo valor de VDS, ocorre o estrangulamento do canal limitando a capacidade de condução e a corrente de dreno permanecerá praticamente constante mesmo com elevação da tensão entre dreno e source. Este valor de tensão VDS é conhecido por tensão de estrangulamento ou PINCH-OFF (Vpo) e corresponde à tensão máxima de saturação do JFET. A corrente de dreno para VGS=0, no seu ponto máximo, é denominada corrente de curto-circuito entre dreno e fonte ou DRAIN-SOURCE SHORTED CURRENT (IDSS). É a corrente de dreno quando VGS for igual a zero (0) volts e corresponde à corrente de dreno máxima que o JFET pode conduzir. ELIÉSIO 2 E-mail: [email protected] CURVA DE CORRENTE DE DRENO PARA VGS=0 ID Corrente praticamente constante IDSS Tensão de estrangulamento Vpo VDS Ao aplicarmos entre o gate e o source uma fonte de tensão de polarização reversa (VGS< 0 ) haverá uma elevação na região de depleção, fazendo com que o estrangulamento do canal ocorra com valores menores de VDS e ID CURVAS DE DRENO DE UM JFET ID D VGS=0 G VGS1 VDS VGS2 VGS S Vp Vpo VDS Observando as curvas de dreno verificamos que para cada valor de VGS, teremos uma curva característica de dreno, até que ele adquira o valor da TENSÃO DE CORTE (Vp), na qual ID é praticamente zero. É importante notar que, para qualquer JFET, a tensão de corte Vp é igual em módulo, à tensão de estrangulamento do canal (Vpo). Vp = |Vpo| Pelo fato de VGS polarizar inversamente a junção, isto faz com que a corrente através do gate (IG) seja muito pequena , o que a torna de valor desprezível. Isto garante uma impedância de entra (ZE) muito elevada. IMPEDÂNCIA DE ENTRADA DO JFET Essa impedância pode ser determinada através dos dados fornecidos pelo fabricante do JFET nos seus manuais. Como exemplo o JFET BF 247, para VGS=20V com VDS=0, tem-se uma IGSS=5ηA ELIÉSIO 3 E-mail: [email protected] ZE = VGS(VDS = 0) 20V = = 4 GΩ IGSS 2ηA IGSSÆ Corrente de gate para VDS=0 REGIÕES DA CURVA CARACTERÍSTICA DE UM JFET ID Região ativa Região de saturação Região de ruptura VGS=0 Região de corte Vp Vpo BVDSS VDS CURVA CARACTERÍSTICA DE UM JFET TÍPICO 20 ID(mA) 15 MÁXIM VGS=0 TÍPICA 10 VGS=−1V MÍNIMA VGS=−2V 5 VGS=−3V −VGS(V) 0 8 6 4 2 10 20 VDS(V) IDSSÆ Corrente máxima que o JFET pode conduzir, na qual ocorre o estrangulamento do canal quando VGS=0 VpoÆ Tensão máxima de saturação ou de estrangulamento ( pinch-off) VpÆ Tensão na qual ocorre o corte do dispositivo. BVDSSÆTensão de ruptura do dispositivo para VGS=0. TABELA DE JFET TIPO BF-245 BF-256 BF-410 BFW10 BFW11 BFW61 ELIÉSIO VDS (V) 30 30 20 30 30 25 Ptot (mW) 300 300 300 300 300 300 IDSS (mA) 2/6,5 3/18 0,7/18 8/20 4/10 2/20 IGSS (ηA) 5 5 10 0,1 0,1 1,0 −Vp (V) 0,5/8 0,8/3 8,0 8,0 8,0 APLICAÇÕES Amplificadores de C, BF ou RFTV Amplificadores de VHF e UHF Amp de VHF,estágios de RF recep de FM Amp. de banda larga, amp diferênciasi Amp. De banda larga, amp. Diferênciais Amplificadores de uso geral 4 E-mail: [email protected] CARACTERÍSTICA CORRENTE x TENSÃO A curva de transferência ou de transcondutância de um JFET mostra como ( iD ) varia em função da tensão( vGS ) aplicada ao gate. ID Através desta equação, que é válida para qualquer • IDSS JFET, é possível determinar a 2 ⎛ VGS ⎞ curva de transferência quando iD = IDSS ⎜ 1 − ⎟ não for fornecida pelo Vp ⎠ ⎝ fabricante. • Vp VGS iD(mA) 8 EXEMPLO: Î Para o BF-245 Pontos da parábola mínima min IDSS(mA) 2.0 Vp(V) −0,5 max 6,5 −8 ⎛ VGS ⎞ iD = 2 × 10 ⎜ 1 − ⎟ ⎝ − 0,5⎠ 6 2 −3 4 Para VGS=−0,3Î iD= 0,32 mA Para VGS= −0,1Î iD = 1,28 mA 2 Pontos da parábola de máxima ⎛ VGS ⎞ iD = 6,5 × 10− 3 ⎜ 1 − ⎟ ⎝ −8 ⎠ Para VGS = −6 V Î iD=0.41mA Para VGS = −3 V Î iD=2,54mA Para VGS = −1 V Î iD=5mA 2 −VGS(V) 8 6 4 2 0 Para o processo de polarização de um JFET devemos levar em consideração as curvas típicas para que a tolerância seja observada e o ponto ótimo seja obtido. POLARIZAÇÃO DO JFET A polarização do JFET tem por objetivo determinar o ponto quiescente ou ponto de operação (IDQ, VGSQ e VDSQ). POTÊNCIA DISSIPADA É muito importante ao projetar ou analisar um circuito com JFET , verificar a potência de dissipação do transistor. PD = VDSQ × IDQ CUIDADOS NA POLARIZAÇÃO DO JFET Na utilização do JFET alguns cuidados devem ser observados: ♦ A tensão VDD deve ser menor que BVDSS ♦ A potência dissipada pelo JFET deve ser menor que o PD(max) , fornecido pelo manual do fabricante ELIÉSIO 5 E-mail: [email protected] POLARIZAÇÃO COM VGS CONSTANTE Nesta polarização a tensão quiescente VGSQ é fixada através de uma tensão constante VGG para que assim obtenha-se a corrente IDQ desejada. RD VDD VDSQ RG −VGSQ VGG A junção gate-source é polarizada reversamente, desta forma teremos uma alta impedância de entrada e a corrente IG é muito pequena, podendo ser considerada zero (IG=0) Desta forma não teremos queda de tensão em RG e a tensão VGSQ = −VGG. O resistor RG é utilizado para definir a impedância de entrada, não influenciando na polarização do circuito. Assim seu valor irá depender da impedância da fonte de sinal. O resistor RD será determinado verificando a equação da malha de saída: VDD + VRD + VDSQ = 0 RD = VDD − VDSQ IDQ IDQ = VDD − VDSQ RD VRD = ID × RD ID × RD = VDD − VDSQ EXEMPLOÆ Polarizar o JFET BF-254 com polarização VGS constante no seguinte ponto quiescente: IDQ=1mA / VDSQ =15 V / VGSQ = − 1V / VDD = 25 V RD = VDD − VDSQ 25V − 15V = = 10KΩ 1mA IDQ RD = 10KΩ RG irá depender da impedância de entrada que o circuito deverá apresentar. ELIÉSIO 6 E-mail: [email protected] AUTOPOLARIZAÇÃO A autopolarização utiliza apenas uma fonte de alimentação. Isto é conseguido através de um resistor RS colocado em série com a fonte de alimentação do dreno, que desta forma gera uma tensão reversa no gate em relação ao source. ID RD VDS VDD −VGS RG RS O resistor RS produz uma realimentação negativa. Como IS é igual a ID, se a e a corrente de dreno ID aumentar a tensão sobre RS também aumenta. Isto faz aumentar a tensão reversa gate-source (VGS) estreitando o canal e reduzindo a corrente ID IS Ao utilizar o JFET, temos duas formas para determinar os resistores de polarização. 1Æ Pela reta de carga traçada sobre a curva característica de dreno. Sendo que neste caso é necessário a curva dada pelo fabricante. 2ÆPela reta de autopolarização traçada sobre a curva de transferência Quando trabalhamos com JFET é mais interessante à utilização da curva de transferência, pois os manuais sempre fornecem pelo menos os parâmetros IDSS e Vp. RETA DE AUTOPOLARIZAÇÃO A reta de autopolarização (reta RS) é traçada sobre a curva de transferência, e corresponde à LEI DE OHM aplicada ao resistor RS. MALHA DE ENTRADA − VGS = RS × ID − RG × IG Como IG é praticamente nulo, pois temos uma alta impedância de entrada, teremos: − VGS = RS × ID Reta de autopolarização ID IDSS Utilizando a curva de transferência, com pontos IDQ e VGSQ, marcamos o ponto Q. O outro ponto é a origem da curva de transferência. IDQ Para definir o ponto ótimo de trabalho, a polarização deve colocar o ponto Q no meio da curva de transferência. Q • • Vp ELIÉSIO VGS VGSQ 7 E-mail: [email protected] TOLERÂNCIA DO JFET Conhecida a tolerância do JFET encontrada no manual do fabricante através dos valores ou da própria curva de transferência, notamos que uma vez determinada a reta de autopolarização, o ponto quiescente (Q) pode estar em qualquer posição entre Q1 e Q2. Notamos que a autopolarização apesar de ainda possuir uma variação do ponto Q, esta é bem menor que a encontrada na polarização com VGS constante. A realimentação negativa imposta por RS para variação de IDQ provoca neste tipo de polarização uma ID IDSSmax IDSS Q1 IDSSmin ∆IDQ Q Q2 VGS DETERMINAÇÃO DOS RESISTORES DE POLARIZAÇÃO MALHA DE ENTRADA Como Î − VGSQ = IDQ × RS teremos RS = − VGSQ IDQ MALHA DE SAÍDA VDD = RD × IDQ + VDSQ + RS × IDQ teremos RD = VDD − VDSQ + VGSQ IDQ RS × IDQ = −(VGSQ) VDD = RD × IDQ + VDSQ − VGSQ O valor de VDSQ é fixado por RD para todos os valores de VDS > Vp ( região ativa da curva de dreno). EXEMPLO Î Determine os valores de RS e RD para o circuito abaixo para um VGS= −1V CÁLCULO DE RS − VGSQ − ( − 1V ) = 1KΩ RS = = IDQ 1 × 10− 3 RS = 1kΩ CÁLCULO DE RD VDD − VDSQ + VGSQ 25 − 15 − 1 RD = = = 9 KΩ IDQ 1mA RD = 9 KΩ POTÊNCIA DISSIPADA PELO JFET PD = VDSQ × IDQ = 15V × 1mA = 15mW PD = 15mW ELIÉSIO Deve ser menor que Pdmax do JFET. 8 E-mail: [email protected] POLARIZAÇÃO COM DIVISOR RESISTIVO NO GATE . RG1 VG ID RD VDS −VGS RG2 VDD. RS IS A polarização com divisor resistivo no gate de um FET é a mistura da autopolarização com a polarização de VGS constante, pois teremos o resistor RS mantendo a . realimentação negativa e o divisor resistivo fixando a tensão VG. A tensão VG em RG2 e a tensão VRS em RS, determinam VGS no gate do JFET. A diferença entre VG e VRS. forma o valor de VGS que irá polarizar reversamente o gate em relação ao source. Como a corrente IG pode ser considerada zero (alta impedância de entrada do JFET) a tensão VG é determinada pelo divisor resistivo: VG = RG 2 × VDD RG 2 + RG1 DETERMINAÇÃO DA RETA DE AUTOPOLARIZAÇÃO A tensão VGS fica determinada pela diferença entre VRS e VG. − VGS = RS × ID − VG ID A reta de polarização é deslocada de zero para VGG, diminuindo sua inclinação IDSS max IDSS VGG/RS Q1 ∆IDQ Q Q2 VGS Vpmax Vp 1º PONTOÎ para ID=0 Vpmin 0 VGG VS = VG Observamos que a reta de autopolarização é 2º PONTOÎ para VGS=0 ID = VG RS deslocado de zero para VG, diminuindo assim inclinação da reta. Em relação aos outros tipos de polarização já verificado, a variação de IDQ é bem menor. ELIÉSIO 9 E-mail: [email protected] DETERMINAÇÃO DOS RESISTORES DE POLARIZAÇÃO RESISTOR DE SOURCE (RS) Da equação da malha de ENTRADA RS = VGG − VGSQ IDQ RD = VDD − VDS − RS IDQ RESISTOR DE DRENO (RD) Da equação da malha de SAÍDA RESISTOR DO DIVISOR (RG2) Basta adotar o valor de RG2 tornando como base a impedância de entrada do circuito. Pois a impedância de entrada do JFET é muito elevada. (Dá ordem de 109Ω ) Zin = RB 2 / / ZGS Como ZGS∠∠RB2 Zin = RB 2 RESISTOR DO DIVISOR (RG1) O valor de VRG2 =VG deverá ser fornecido pelo divisor resistivo, e este valor deverá garantir VGSQ. Porém, num JFET VGS pode variar de vários volts de um componente para outro. Por esta razão, a polarização por divisor de tensão é menos eficiente nos JFETs que para os transistores bipolares, onde o VBE ± 0,7V pode ser considerado constante. A tensão VG em RG2 e a tensão RS, impõe VGS no gate do JFET, sendo que VG deve ser menor de VRS para garantir a polarização reversa entre gate e source. Como a corrente IG é praticamente zero, VG pode ser calculada por: CÁCULO DE VG VG = RG 2 × VDD RG1 + RG 2 CÁLCULO DE RG2 RG 2 = ELIÉSIO RG 2(VDD − VG ) VG 10 E-mail: [email protected] Exemplo: Calcular os valores de RG1, RG2, RS e RD no circuito abaixo para o JFET BF245A com PDmax=300 mW trabalhe no ponto quiescente de: IDQ=1 mA, VGSQ= −1V e VDSQ= 15V com VDD de 25V. Como VG deve ser menos que VGSQ, deve ser utilizado um VG= 0,5 (metade de VGSQ) VG = 0,5V O resistor RG2 será para uma impedância de entrada de 10KΩ. RG1 = 10KΩ CÁLCULO DE RG1 RG1 = RG 2 (VDD − VG ) 10K ( 25 − 0,5) = = 490KΩ VG 6,5 RG1= 470KΩ Æ valor comercial CÁLCULO DE RS VG − VGSQ 0,5 − (−1) 0,5 + 1 1,5 = = = 1,5KΩ = IDQ 1mA 1mA 1mA RS = CÁLCULO DE RD 25 − 15 VDD − VDSQ − RS = = 1,5KΩ = 8500Ω IDQ 1mA RD=8K2Ω Æ Valor comercial RD = POLARIZAÇÃO POR FONTE Como VSS≅VRS e ID≅IS +VDD . ID VG −VGS RG RD VDS RS IS ID = VSS − VGS RS Para que a polarização por fonte funcione bem, VSS deve ser muito maior que VGS. Entretanto uma faixa de variação típica de VGS é de -1 para -5V, logo podemos ver que uma realimentação perfeita não pode ser obtida com as tensões de alimentação típicas. −VSS POLARIZAÇÃO POR FONTE DE CORRENTE Para conseguir uma forma de obter o ponto Q firme em circuito com JFETs, é preciso uma corrente de dreno que seja independente de VGS. A polarização por divisor de tensão e a polarização pela fonte também fazem isto, realimentando para a entrada as variações de VGS. Mas, como foi visto, é difícil de realimentar completamente VGS com as tensões de alimentação típica porque VGS podem sofrer variações de vários volts. ELIÉSIO 11 E-mail: [email protected] ALIMENTAÇÃO SIMÉTRICA Quando se dispõe de alimentações simétricas, pode ser feita uma polarização por fonte de corrente utilizando um transistor bipolar com fonte de corrente constante. VEE − VBE RE Como VEE, VBE, RE são constantes, IE será também constante. IE = +VDD RD T1 IE=IC=ID A fonte de corrente constante formada pelo transistor bipolar força um ID também constante. ID IDSSmax T2 RG VBE Q1 RE Q2 IDSSmin IC i −VEE Como IC é constante, os dois pontos Q tem o mesmo valor de corrente de dreno. A fonte de corrente constante tira efetivamente a influência de VGS. Embora VGS seja diferente para cada ponto Q, ela não influencia mais no valor da corrente de dreno. ALIMENTAÇÃO SIMPLES +VDD R1 RD T1 RG Quando se dispõe de uma fonte positiva, pode ser usado o transistor bipolar polarizado por divisor de tensão para estabelecer uma corrente de dreno constante. Admitindo-se um divisor de tensão regulado, as correntes do emissor e do coletor são constantes para todos os transistores bipolares. Isto força a corrente de dreno do JFET a se igualar à corrente do coletor do transistor bipolar. T2 R2 VBE RE EXEMPLO Para VGS=−2V, calcule todas as correntes e tensões. +30V 20KΩ 8K2Ω T1 10MΩ T2 10KΩ 0,7V 10KΩE ELIÉSIO 30 × 10K = 10V 10K + 20K VE = VB − VBE = 10 − 0,7 = 9 ,3V 9 ,3 VE IE = = = 0,93mA RE 10K VG = VB = 10V VS = VB − VGS = 10V − (−2V ) = 12V VRD = IDRD = 0,93mA × 8,2 KΩ VD = VDD − VRD = 30 − VB = 12 E-mail: [email protected] TRANSCONDUTÂNCIA Transcondutância representa a variação de corrente provocada por uma variação de tensão através do transistor. A transcondutância é abreviada por gm e é representada no JFET por: gm = ∆ID ∆VGS Como as variações em ID com VGS são equivalentes à corrente e tensão (CA), a equação de transcondutância pode ser representada assim: gm = iD vgs Esta equação pode ser usada em pequenos sinais, quando o valor de pico do sinal for menor que dez por cento da corrente de dreno no ponto quiescente. ID (pico) < 0,1 IDQ EXEMPLO: Para um valor de iD=0,2 mA e vgs= 0,1V, então iD 0,2mA = = 2 × 10− 3 s = 2000µ. S vgs 0,1V A unidade de transcondutância é o siemens (S), anteriormente denominada mho. A unidade representa a condutância, isto é, a razão entre a corrente e a tensão. gm = As maiorias dos manuais continuam a usar o mho em vez do siemens. Eles também usam o símbolo Yfs (que representa a admitância). Como exemplo, nas folhas de dados do 2N5451 encontramos Yfs típico de 2000 µ mhos para uma corrente de dreno de 1 mA. ID Valores de transcondutância Quando VGS=0, gm tem seu valor máximo, que é denominado gm0, ou Yf s 0. gm MAIS ALTO gm = gm0[1 − VGS VGS .( corte) gm MAIS BAIXO A D C B VGS Entre os pontos A e B uma variação em VGS produz uma variação em ID. A razão da variação em ID pela variação em VGS é igual a gm entre A e B. Se for escolhido outro par de pontos mais para cima da curva em C e D, obtemos mais uma variação em ID para uma dada variação em VGS. Portanto gm tem um valor maior. Verificamos assim o controle de gm sobre a corrente ID. Assim quanto mais alto for gm, mais eficiente é a tensão da porta do controle da corrente do dreno. ELIÉSIO 13 E-mail: [email protected] REPRESENTAÇÃO GRÁFICA DA TRANSCONDUTÂNCIA gm0 VGS Vp Notamos que gm diminui linearmente quando VGS torna-se mais negativo. VGS CORTE A quantidade VGS corte é muito difícil de ser medida com precisão. Por outro lado, IDSS e gm0 são fáceis de serem medidos. Portanto a aproximação padrão é medir IDSS e gm0, e então calcular VGS corte. VGS . corte = − 2IDSS gm0 MODELO SIMPLIFICADO DO JFET GATE vgs DRENO ZGS gm vgs SOURCE A impedância entre o gate e source (ZGS) é muito alta. Com valores da ordem de centenas de Megaohms. O dreno da JFET se comporta como uma fonte de corrente com um valor de gm vgs. Se soubermos os valores de gm e de vgs podemos calcular a corrente de dreno. Quando em baixa frequência, este modelo simplificador pode perfeitamente ser utilizado. Porém quando o JFET for utilizado em circuitos de frequência ou potência alta este modelo não é recomendado por não levar em consideração os valores da resistência interna do source (rds) e a capacitância do JFET (Crs). ELIÉSIO 14 E-mail: [email protected] UTILIZAÇÃO DO JFET CHAVE ANALÓGICA JFET Uma das principais aplicações para o JFET é o chaveamento, colocando o transistor funcionando no corte ou na saturação. NOTA Î Quando VGS >VpÆJFET no corte Î Quando VGS = 0ÆJFET na saturação +VDD RD IDSS VGS VGS=0 SATURAÇÃO CORTE VGS Ao utilizar o JFET com o source aterrado teremos as seguintes situações: a) VGS=0 Æ O JFET estará saturado com IDSS e operado na extremidade superior da linha de carga. b) VGS > VGS(corte) Æ O JFET estará no corte ID=0 e operando na extremidade inferior da linha de carga. NOTA: O JFET na saturação pode ser considerado uma chave fechada e no corte uma chave aberta. RESISTÊNCIA DC DO ESTADO LIGADO (ON) A ação de chaveamento não é perfeita porque o JFET tem uma pequena resistência quando está saturado. A resistência DC do estado ligado é definida como a razão da tensão entre o dreno e o souce e a corrente de dreno. rDS ( ON ) VDS = ID rDS(ON)Î resistência DC na região de saturação VDS Î tensão DC entre dreno e source ID Î corrente DC de dreno A ordem de grandeza do rDS(ON) pode variar entre unidades a centenas de Ohms. EXEMPLO Æ Se o ponto de saturação define uma corrente ID=0,8 mA e a tensão dreno-source VDS=0,1V rDS ( ON ) = VDS 0,1V = = 125Ω ID 0,8mA IMPORTANTE Na prática podemos medir o valor de rDS(ON) da seguinte maneira: a) Ligue os terminais do gate e do source a ponteira negativa do ohmímetro. b) Ligue o terminal do dreno a ponteira positiva do ohmímetro. Desta forma a indicação do ohmímetro é a medida da resistência DC que para circuitos de pequenos sinais pode ser usada como resistência AC ELIÉSIO 15 E-mail: [email protected] CHAVE DC Podemos observar que quando a chave estiver fechada, a tensão Vin se divide entre rDS(ON) e RS. Para que o efeito de rDS(ON) possa ser desprezado devemos colocar um RS >>rDS)ON) CIRCUITO TÍPICO Vin Vin Vcon Vcon Vsaída rDS(ON) RS RS CHAVE PARALELA (SHUNT) RD RD Vent Vsaída Vent Vsaída Vcon Vcon rDS(ON) Podemos desta forma transmitir ou bloquear um pequeno sinal AC de entrada. A tensão de entrada (V ent) é pequena. Quando a tensão de controle (V con) for zero, o JFET estará saturado, comportando-se como uma chave fechada [rDS(ON) muito pequeno], colocando a saída em terra e a tensão de saída será praticamente zero. Quando a tensão de controle (Vcon) for mais negativa que Vp o JFET estará cortado, comportando-se como uma chave aberta [rDS(OFF) muito elevado], e a tensão na saída (Vsaída) será igual a tensão na entrada (Vent). É importante salientar que como a tensão de entrada é pequena, o JFET permanece na região de corte mesmo para os semiciclos negativos do sinal de entrada. CHAVE SÉRIE rDS(ON) Vent Vsaída Vent Vsaída RS RS Vcon Vcon Quando Vcon=0, o JFET é praticamente uma chave fechada. Neste caso, a Vsaída é aproximadamente Vent. ELIÉSIO 16 E-mail: [email protected] Quando Vcon>Vp (mais negativo), o JFET é praticamente uma chave aberta [rDS(ON) >>Rs]. Neste caso, Vsaída é aproximadamente zero. MULTIPLEX Multiplexar um sinal significa colocar vários sinais em um mesmo circuito. Vsaída RS V1 V2 V3 AMPLIFICADORES SOURCE COMUM O JFET é muito utilizado como amplificador source comum em circuitos para pequenos sinais e baixa frequência. A sua alta impedância de entrada facilita muito o acoplamento de sinais e faz com que a impedância de entrada do amplificador fique definida pelos resistores de polarização. O JFET por apresentar baixo ruído é muito utilizado nas entradas de equipamentos que necessitam uma boa sensibilidade e boa relação sinal/ruído. O capacitor Cin tem a finalidade de isolar em nível DC de polarização e acoplar em nível AC, o gerador de sinal e a entrada do circuito. O capacitor Cout tem a finalidade de isolar em nível DC de polarização e acoplar em nível AC de sinal a saída do circuito e a carga. O capacitor Cs serve para desacoplar o sinal AC do resistor Rs mantendo assim o ganho e a realimentação DC de estabilização térmica. ELIÉSIO 17 E-mail: [email protected] ANÁLISE DE SINAIS VGS IDSS t −VGS ID IDQ ∆IDQ IDQ VGS t Vp VDS VGSQ VDSQ ∆VGS t Um aumento na tensão gate-source produz mais corrente de dreno, o que eleva a queda de tensão em RD diminuindo a tensão no dreno. Como o semiciclo positivo da tensão de entrada produz o semiciclo negativo da tensão de saída, temos a inversão de fase no amplificador source comum. TRANSCONDUTÂNCIA (gm) O parâmetro (gm) reflete o quanto que a corrente de saída (id) está sendo controlada pela tensão de entrada (vgs). gm = Assim: id vgs Para IDQVp. Os manuais fornecem o valor máximo de gm (gmo) para quando VGS=0, podendo também ser de terminado por: gmo = − 2 IDSS Vp Na análise do amplificador é importante o valor de gm, para o ponto quiescente do JFET. Este valor pode ser determinado por: ⎛ VGSQ ⎞ gm = gmo⎜ 1 − ⎟ ⎝ Vp ⎠ ELIÉSIO ou gm = gmo IDQ IDSS 18 E-mail: [email protected] MODELO PARA O JFET G id ZGS D Este modelo é válido para valores de pico a pico de ID no máximo 16% de IDQ e para frequências menores que a frequência de corte superior JFET. gm vgs vgs S MODELO PARA AMPLIFICADOR SOURCE COMUM RG vgs VG ~ RG1 RG2 ZGS gm vgs vL RD RL Impedância de entrada do amplificador ZE = RG1 / / RG 2 Como ZGS é muito alta: Impedância de saída do amplificador ZS = RD tensão na saída sem carga: v. saidas / c arg a = − gm × vgs × Ro O sinal negativo indica inversão de fase tensão na entrada: v. ent = vgs onde vgs = VG × RG RG + ZE ganho de tensão sem carga (A) vsaida − gm × vgs × RD = = − gm × RD vgs vgs A = − gm × RD ELIÉSIO 19 E-mail: [email protected] CIRCUITO SIMPLIFICADO DO AMPLIFICADOR SOURCE COMUM RG VG ~ Zs vgs vgs = VG × ZE A vgs ZE ZE + RG vL vL = Avgs × RL RL RL + Zs EXEMPLO No amplificador apresentado determinar a tensão na carga e o ganho total sabendo que JFET apresenta as seguintescaracterísticas:IDSS=4mA / Vp=−2V / IDQ=1mA / VGSQ=−1V transcondutância do JFET gm0 = − 2 IDSS − 2 × 4 mA = = 8mS Vp − 2V ⎡ VGSQ ⎤ ⎡ − 1⎤ gm = gm0⎢1 − = 8mS ⎢1 − = 4 mS ⎥ VP ⎦ ⎣ ⎣ − 2 ⎥⎦ parâmetros do amplificador impedância de entrada ZE = RG1 / / RG 2 = 470K / /10K = 9 K 8Ω impedância de saída ZS = RD = 8K 2Ω ganho sem carga A = − gm × RD = 4 mS × 8K 2Ω = 32 ,8 circuito equivalente RG ZS 1KΩ VG ~ 5µV ELIÉSIO vgs ZE 9K8Ω ~ − A vgs − 32,8 vgs 8K2Ω vL RL 50KΩ 20 E-mail: [email protected] tensão de entrada vgs = VG × ZE 9 K 8Ω = 5µV × = 4 ,54 µV 9 K 8Ω + 1KΩ ZE + RG tensão de saída vL = − Avgs × RL 50KΩ = −32 ,8 × 4 ,54 µV × = −128µV RL + ZS 50KΩ + 8K 2Ω ganho total do amplificador (com carga) AT = vL − 128µV = = −28,2 vgs 4 ,5µV Considerando-se η=0,66(médio) e adotando-se Vv=2V,obténdo-se a inequação que define R. V BB − VV V − VP 20V − 2V 20V − 13,9V ⇒ 4,5KΩ ≤ R ≥ 122 . MΩ ≤ R ≥ BB ⇒ ≤R≥ 4mA 5µA IV IP Escolhendo R=15KΩ (cerca de 3 vezes maior do que o valor mínimo), Para conseguir a frequência de operação desejada, calcula-se C com a expressão da frequência. 1 1 C= ⇒C= = 3,11µF 1 15KΩ × 20 × 1− 01,66 R × F × 1−η ( ) RB 2 ( ) Será escolhido um capacitor comercial de 12µF Para o cálculo de RB2 pode ser usado a formula dada pelo fabricante: 10000 10000 = = = 757,57Ω η × VBB 0,66 × 20V Será usado um resistor comercial de 820Ω. ELIÉSIO 21