Transcript
INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SÃO PAULO
DANIEL RONEI DE SÁ – 1575031 LEONARDO BAGGIO – 1572083 MATHEUS ALENCAR – 1575058
PORTAS LÓGICAS FUNDAMENTAIS
Relatório técnico apresentado como requisito parcial para obtenção de aprovação na disciplina T3LD1 – Laboratório de Eletrônica Digital 1, no Curso de Engenharia Eletrônica, no Instituto Federal de Educação, Ciência e Tecnologia de São Paulo. Prof. Me. Alexandre de Jesus Aragão
SÃO PAULO 2° SEMESTRE 2016
1. OBJETIVO Verificar o funcionamento das Portas Lógicas Básicas e uso do Data Sheet.
2. INTRODUÇÃO TEÓRICA Os circuitos digitais (lógicos) operam de modo binário, onde cada tensão de saída ou entrada tem o valor de 0 ou 1. Este aspecto dos circuitos digitais nos permite utilizar a álgebra booleana como uma ferramenta de análise e projeto de circuitos digitais. A álgebra booleana é uma ferramenta matemática que nos permite descrever a relação entre saídas e entradas de um circuito lógico de uma expressão booleana. Na álgebra booleana existem apenas três operações básicas: OR (OU), AND (E) e NOT (NÃO). Com isso, temos as “Tabelas-verdade” que são uma maneira de descrever como a saída de um circuito lógico depende dos níveis lógicos presentes nas entradas dos circuitos. Sabendo disso, podemos exemplificar as três portas básicas, com as suas respectivas tabelas-verdade e representações simbólicas, que são: OR A operação OR produz 1 como resultado, quando qualquer uma das variáveis for igual a 1, logo, produz 0 quando todas as variáveis forem iguais a 0, conforme figura 1. Na operação OR, 1 + 1 = 1, 1 +1 +1 = 1, e assim por diante. A porta OR é um circuito lógico que realiza a operação OR sobre as entradas lógicas do circuito.
Figura 1 – Tabela-verdade e representação simbólica da porta lógica OR.
AND A operação AND é realizada exatamente do mesmo modo que a multiplicação ordinária de 0s e 1s. A saída é igual a 1 quando todas as entradas forem iguais a 1. A saída é 0 para o caso em que uma ou mais entradas são iguais a 0. Uma porta AND é um circuito lógico que realiza a operação AND nas entradas do circuito, como pode ser observado na figura 2.
Figura 2 – Tabela-verdade e representação simbólica da porta lógica AND.
NOT É a função que inverte qualquer valor, podendo ser coloca na saída ou na entrada de uma porta lógica, conforme figura 3.
Figura 3 – Tabela-verdade e representação simbólica da porta lógica NOT.
Com isso, está descrito como funcionam as três portas lógicas fundamentais. Podemos visualizar circuitos mais complexos, de uma maneira mais clara, a partir de expressões booleanas. Que são equações que podem ser escritas através dos operadores lógicos e com isso, é possível saber qual é a saída de um sistema, através de entradas específicas, sem fazer a Tabela-verdade, como é mostrado na figura 4.
Figura 4 – Circuito lógico, envolvendo as portas lógicas fundamentais
Ao invés de fazermos a tabela-verdade do circuito, podemos jogar os valores 0 ou 1 em suas respectivas incógnitas, e assim, descobrir qual será a saída do circuito. Por exemplo, quando A = B = C = 0, temos que a saída do circuito será 0. Sabendo das três portas fundamentais, podemos introduzir outras duas portas, chamadas de portas NOR e portas NAND que combinam as operações básicas AND, OR e NOT. NOR Uma porta NOR opera do mesmo modo que uma porta OR seguida de um Inversor, com isso, a tabela-verdade mostra que a saída de uma porta NOR é exatamente o inverso da saída para uma porta OR, para todas as condições de entrada, conforme figura 5.
Figura 5 – Tabela-verdade e representações simbólicas da porta lógica NOR.
NAND Uma porta NAND funciona como uma porta AND seguida de um Inversor, com isso, a tabela-verdade mostra que a saída de uma porta NAND é exatamente o inverso da saída de uma porta AND para todas as condições possíveis de entrada, conforme figura 6.
Figura 6 – Tabela-verdade e representações simbólicas da porta lógica NAND.
Introduzida as portas lógicas, temos agora as margens de ruído da tecnologia utilizada, que no caso, foi um dispositivo TTL. Temos que para a família de circuitos integrados TTL a Vcc deve ser de +5 V e as tensões de entradas aceitáveis são: Para um nível lógico 0 é qualquer tensão na faixa entre 0 e 0,8 V, e para o nível 1 é qualquer tensão na faixa entre 2 e 5 V, conforme figura 7. Sabendo disso, temos um problema, que consiste em, tensões que não estão localizadas em nenhuma dessas faixas, logo, serão consideradas indeterminadas e não devem ser usadas como entrada em nenhum dispositivo TTL, portanto, os fabricantes de CI’s não podem garantir como o circuito responderá a esses níveis que estão na faixa de indeterminação (entre 0,8 V e 2,0 V).
Figura 7 – Níveis lógicos de entrada para CI’s digitais TTL.
Temos entradas desconectadas (abertas) em circuitos TTL, que se comportam como se o nível lógico “1” fosse aplicado a essa entrada. Embora a lógica sejam corretas, entradas desconectadas se comportam como captadoras de ruídos, fazendo com que o circuito lógico não trabalhe corretamente. E temos três maneiras de tratar entradas lógicas não utilizadas, conforme figura 8.
Figura 8 – Três maneiras de tratar portas lógicas não utilizadas.
3. PROCEDIMENTO EXPERIMENTAL 3.1Material Utilizado
01 Circuito Integrado 7400 (Porta NAND – MED50).
01 Circuito Integrado 7408 (Porta AND – MED50).
01 Circuito Integrado 7408 (Porta OR – MED50).
01 Circuito Integrado 7408 (Porta NOR – MED50).
01 Fonte de alimentação DC (LEG2000).
Led’s e resistores para monitoramento dos níveis lógicos (LEG2000).
Potenciômetro de 10 k ohm (LEG2000)
01 Gerador de Sinais (LEG2000).
01 Osciloscópio.
02 Cabos para osciloscópio.
01 Multímetro Digital.
3.2 Procedimentos Experimentais Primeiramente, foram pegos os equipamentos citados no item anterior, ainda com os itens na bancada, antes de realizar qualquer montagem, então, foram verificados Data Sheet dos Circuitos Integrados que seriam usados no experimento, para que se pudesse montar de forma correta o experimento, uma vez que, cada CI comporta-se de maneira diferente. Com a análise da Data Sheet dos CI’s feita, foi iniciado a montagem do circuito, primeiro foi alimentado o Banco de Ensaios em Eletrônica Digital numa tomada 110V, em seguida, encaixado a placa MED50, que continha os CI’s. A placa MED50 foi alimentada numa saída de 12V do Banco de Ensaios em Eletrônica Digital, com essa etapa concluída, foi montado um circuito com uma porta lógica por vez, para isso foi utilizado duas chaves com ajuste de níveis 1 (ligado) ou 0 (desligado) para alimentar as entradas das portas lógicas, enquanto que a saída da porta lógica foi ligada a um Led que representava se a saída era 1 (Led acesso) ou 0 (Led apagado). Os resultados obtidos para cada CI podem ser observados na Tabela 1.
Tabela 1 – Tabelas de Verdade das Portas Lógicas Fundamentais
A 0 0 1 1
AND B 0 1 0 1
S 0 0 0 1
A 0 0 1 1
NAND B 0 1 0 1
S 1 1 1 0
A 0 0 1 1
OR B 0 1 0 1
S 0 1 1 1
A 0 0 1 1
NOR B 0 1 0 1
S 1 0 0 0
A próxima etapa realizada foi a medição de tensões das saídas e entradas das portas lógicas utilizando um voltímetro, atentando-se a escala utilizada para uma maior precisão nas medições. As medições foram realizadas com os mesmos circuitos já montados, com os resultados das medições (em volts) foi preenchido a Tabela 2. Tabela 2 – Tensões das Portas Lógicas Fundamentais
Va 0,003 ± 0,001 0,017 ± 0,001 5,095 ± 0,001 5,095 ± 0,001 Va 0,011 ± 0,001 0,011 ± 0,001 5,093 ± 0,001 5,094 ± 0,001
AND Vb 0,003 ± 0,001 5,095 ± 0,001 0,017 ± 0,001 5,095 ± 0,001 OR Vb 0,011 ± 0,001 5,093 ± 0,001 0,011 ± 0,001 5,093 ± 0,001
Vs 0,111 ± 0,001 0,111 ± 0,001 0,106 ± 0,001 3,460 ± 0,001
Va 0,011 ± 0,001 0,011 ± 0,001 5,093 ± 0,001 5,094 ± 0,001
Vs 0,005 ± 0,001 4,879 ± 0,001 4,879 ± 0,001 4,878 ± 0,001
Va 0,007 ± 0,001 0,006 ± 0,001 5,094 ± 0,001 5,093 ± 0,001
NAND Vb 0,011 ± 0,001 5,093 ± 0,001 0,011 ± 0,001 5,095 ± 0,001 NOR Vb 0,006 ± 0,001 5,093 ± 0,001 0,006 ± 0,001 5,094 ± 0,001
Vs 4,806 ± 0,001 4,805 ± 0,001 4,805 ± 0,001 0,013 ± 0,001 Vs 3,196 ± 0,001 0,110 ± 0,001 0,110 ± 0,001 0,107 ± 0,001
Em seguida foi realizado uma nova montagem, conforme a figura 9, utilizando um potenciômetro de 10k ohm, o potenciômetro, que fazia parte do Banco de Ensaios em Eletrônica Digital, tem três conexões, sendo duas para alimentação de 5V e uma conexão para ser ligado a uma das entradas da porta lógica NAND, a outra entrada da porta lógica ficou ligada a 5V e sua saída foi ligada a um Led. Este circuito foi utilizado para que pudesse ser medido as margens de ruído da tecnologia utilizado, de forma que fosse verificar em que tensão de entrada a porta lógica passava de 1 para 0 e vice versa.
5V
5V
R1
U1 R2 150R NAND
D1
10k
LED
Figura 9 – Circuito para Identificação da Marge de Ruído.
Para medir o valor da tensão de transição, em volts, foi utilizado um voltímetro ligado na entrada que estava conectada ao potenciômetro e regulado o potenciômetro de forma que a tensão no circuito partisse de 0V e aumentasse gradativamente, conforme a resistência era diminuída, até que o LED apagasse, então foram anotados os valores de VIH (valor de entrada) e de VOL (valor de saída) na Tabela 3. Depois o processo foi repetido, porém dessa vez começando com o LED apagado, sendo a entrada do potenciômetro em 5V, e diminuindo gradativamente o valor da tensão, conforme a resistência era aumentada pelo potenciômetro, até o LED acender, então foram anotados os valores de VIL (valor de entrada) e de VOH (valor de saída) na Tabela 3. Tabela 3 – Margens de Ruído da Tecnologia Utilizada.
Tensão de Transição (V)
Tensão de Saída (V)
Para acender o LED
VIL = 2,265 ± 0,001
VOH = 2,253 ± 0,001
Para apagar o LED
VIH = 2,391 ± 0,001
VOL = 0,015 ± 0,001
Com a Tabela 3 preenchida, tornou-se possível calcular as margens de ruído da tecnologia, que é dado pela conta: MRL V IH MRH V DD V IH MRH 5,095 2,391 2,704V
Para a próxima etapa foi utilizado o circuito da figura 9, porém foi trocado o sinal de 5V aplicado ao terminal do potenciômetro por um sinal de onda quadrada com frequência de 1kHz, como pode ser observado na figura 10, para que foi possível identificar o valor mínimo necessário para o acionamento da porta e obtenção de uma onda quadrada na saída.
1kHz
5V
U1
R1
R2 150R NAND 10k
D1 LED
Figura 10 – Circuito para Identificação de valor mínimo para obtenção de uma onda quadrada.
Para que pudesse ser observado a onda quadrada foi utilizado o osciloscópio onde um cabo foi ligado na entrada da porta lógica e o outro cabo foi ligado na saída, em canais diferentes, de forma que fosse possível observar a onda gerada na entrada e na saída ao mesmo tempo. No osciloscópio foram feitos ajustes de escala para que tivesse precisão e facilidade de leitura da onda gerada. Após a montagem do circuito e equipamentos de medição, a resistência do circuito foi alterada com o potenciômetro de forma que fosse possível analisar as tensões de transição de nível lógico no osciloscópio, no qual para tensões acima de 2,4V na entrada ocasionou a formação de uma onda quadrada na saída para o osciloscópio e para tensões entre 2,2V e 2,4V foi observado a tensão de transição para acionamento da porta, o que gerando incerteza na exibição da onda de saída no visor do osciloscópio. O Gráfico 1 em anexo, representa o que pode ser lido a onda quadrada gerada no visor do osciloscópio. A última etapa experimental foi a montagem do circuito da figura 11, com a montagem concluída foi possível preencher a tabela verdade com os valores experimentais obtidos, conforme tabela 4.
U5
A OR
U1
U3
B
U6
AND NAND
C
R1
U4
U2
AND LED
D
NAND OR
Figura 11 – Lógica combinatória utilizando Portas Lógicas Básicas.
Tabela 4 – Tabela Verdade com valores experimentais do Circuito da figura 11.
A
B
C
D
S
0
0
0
0
1
0
0
0
1
1
0
0
1
0
0
0
0
1
1
0
0
1
0
0
1
0
1
0
1
1
0
1
1
0
0
0
1
1
1
0
1
0
0
0
1
1
0
0
1
1
1
0
1
0
0
1
0
1
1
0
1
1
0
0
1
1
1
0
1
1
1
1
1
0
0
1
1
1
1
0
Concluída a tabela verdade obtida com os valores experimentais, foi realizada uma tabela teórica utilizando álgebra booleana, que pudesse ser feito uma comparação dos resultados
obtidos. A Tabela 5 mostra os resultados teóricos, que são iguais aos valores da tabela verdade experimental. Tabela 5 – Tabela Verdade com valores teóricos do Circuito da figura 11.
A
B
C
D
B.C
C+D
̅̅̅̅̅̅̅ 𝐵𝐶. 𝐶
̅̅̅̅̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅ (𝐶 + 𝐷)𝐶 A+((𝐵𝐶)𝐶)
0
0
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
1
0
0
1
0
0
1
1
0
1
0
0
0
1
1
0
1
1
0
1
0
0
1
0
0
0
0
1
1
1
1
0
1
0
1
0
1
1
1
1
1
0
1
1
0
1
1
0
0
0
0
0
1
1
1
1
1
0
0
0
0
1
0
0
0
0
0
1
1
1
1
1
0
0
1
0
1
1
1
1
1
1
0
1
0
0
1
1
0
1
0
1
0
1
1
0
1
1
0
1
0
1
1
0
0
0
0
1
1
1
1
1
1
0
1
0
1
1
1
1
1
1
1
1
0
1
1
0
0
1
0
1
1
1
1
1
1
0
0
1
0
S
4. QUESTÕES 1) Defina o termo FAN-IN. Defina o termo FAN-OUT. FAN-IN é o termo que indica a quantidade máxima de saídas de circuitos lógicos que podem ser conectadas a entrada de uma porta lógica com segurança em seus níveis lógicos. FAN-OUT analogamente, é o termo que indica a quantidade máxima de entradas de circuitos lógicos que podem ser conectadas a uma saída de uma porta lógica para que seus níveis lógicos sejam confiáveis. Situações de FAN-IN e FAN-OUT foram exemplificadas em baixa escala nas figuras 12 e 13.
Figura 12 – Representação de FAN-IN
Figura 13 – Representação de FAN-OUT
2) Para o circuito integrado com a seguinte especificação SN74ALS00. Defina cada uma das letras ou dígitos. Consulte um Data Sheet para isso. As duas primeiras letras “SN” é uma sigla utilizada pelo fabricante do CI, a Texas Instruments, que significa “Standard” ou “Padrão”, o número “74” indica que é um circuito integrado de uso comercial, a sigla “ALS” indica características de velocidade de comutação e consumo de energia, neste caso o “74ALS” significa um circuito integrado TTL Schottky Avançada de Baixa Potência e os dois últimos dígitos “00”, complementando a série, indica que se trata de uma porta lógica NAND.
3) Montar ou obter folha contendo a pinagem dos principais circuitos integrados que você irá utilizar nas aulas de laboratório: 7400 - 7402 - 7404 - 7408 - 7432 - 7483 - 7448 - 7486 - 74266 7400:
Figura 14 – Representação da pinagem do Circuito Integrado 7400.
7402:
Figura 15 – Representação da pinagem do Circuito Integrado 7402.
7408:
Figura 16 – Representação da pinagem do Circuito Integrado 7408.
7432:
Figura 17 – Representação da pinagem do Circuito Integrado 7432.
7483:
Figura 18 – Representação da pinagem do Circuito Integrado 7483.
7448:
Figura 19 – Representação da pinagem do Circuito Integrado 7448.
7486:
Figura 20 – Representação da pinagem do Circuito Integrado 7486.
74266:
Figura 21 – Representação da pinagem do Circuito Integrado 7483.
4) Citar quatro tipos de encapsulamento de circuitos integrados. Faça ou apresente o esboço de cada um deles. Encapsulamento DIP (Dual In-Line Package) Pacote Duplo em Linha, consiste em inserir o circuito fabricado em uma microplaqueta de silício e em um invólucro de plástico ou cerâmica, quantidade de pinos pode variar mas sempre com 2 pinos na mesma linha e em lados opostos.
Figura 22 – Representação do Encapsulamento DIP - Dual In-Line Package
TSOP (Thin Small Outline Package) Pacote com Estrutura Pequena e Fina, mesmo material porém mais fino que o encapsulamento DIP, possui formato retangular, seus terminais são soldados a contatos na placa, diminui a incidência de interferência na comunicação.
Figura 23 – Representação do Encapsulamento TSOP – Thin Small Outline Package
PGA (Pin Grid Array) Encapsulamento com pinos, utilizado em circuitos integrados quadrados que são conectados em soquete apropriado, geralmente utilizado em processadores, encapsulamento feito com material cerâmico (CPGA), plástico (PPGA) ou orgânico (OPGA).
Figura 24 – Representação do Encapsulamento PGA – Pin Grid Array
BGA (Ball Grid Array) Encapsulamento com bolas, baseado no encapsulamento PGA, porém neste os terminais são pequenas bolas, utilizado por chipsets de placas-mãe e placas de vídeo.
Figura 25 – Representação do Encapsulamento BGA – Ball Grid Array
5) Defina os termos TTL e CMOS. Qual a diferença entre CI's destas famílias? TTL (Transistor-Transistor Logic) Lógica Transistor-Transistor, é uma classe de circuitos digitais construídos a partir de transistores de junção bipolar (PNP ou NPN) e resistores, tem este nome porque tanto a função lógica de propagação e a função de amplificação são feitas por transistores. É comum que o termo TTL seja utilizado para denominar níveis lógicos compatíveis com TTL, 0 volts (0) e 5 volts (1) teoricamente. CMOS (Complementary Metal-Oxide-Semicondutor) é uma tecnologia para construção de circuitos integrados que utiliza pares complementares e simétricos de transistores de efeito
de campo (Field Effect Transistor - FET) e semicondutor de óxido de metal (MOSFET), esta tecnologia permite alta densidade de funções lógicas em um único chip. As principais diferenças entre circuitos integrados das famílias TTL e CMOS são: maior imunidade à ruídos e velocidade de comutação da TTL em relação à CMOS e em contrapartida a família CMOS não utiliza resistores, possui alta impedância de entrada, fabricação mais simples e com menor custo em relação à família TTL, a família CMOS não produz tanto calor quanto à TTL, que normalmente consome corrente mesmo em repouso (nível lógico 0, TTL). Existem também diferenças na faixa de tensão em que cada família atua, dispositivos da família TTL atuam na faixa de 0V a 5V, entendendo como nível lógico 0 a faixa de 0V a 0,8V e nível lógico 1 a faixa de 2V a 5V, tensões fora dessas faixas são indeterminadas e não é possível prever como um circuito TTL responderá a níveis de tensão na faixa indeterminada (entre 0,8V e 2,0V), já dispositivos CMOS respondem tensões de 0V a 1,5V com nível lógico 0 e tensões de 3,5V a 5,0V com nível lógico 0, isto quando são escolhidos dispositivos CMOS a serem utilizados em conjunto com dispositivos TTL, pois circuitos CMOS podem operar com tensões máximas de 3V a 18V.
5. CONCLUSÃO A partir do experimento realizado foi possível ter uma noção prática do funcionamento das portas lógicas fundamentais, desde o seu funcionamento individual até seu funcionamento em conjunto com outras portas lógicas formando blocos lógicos. Foi orientada a utilização do Data Sheet para identificar as características de cada circuito integrado, como a disposição das portas lógicas dentro do CI, com suas entradas e saídas definidas. Com o auxílio de um voltímetro, foi possível descobrir as tensões de transição entre níveis lógicos 0 e 1, sendo que na porta NAND ocorre a partir de 2,4V o nível lógico é 0 e inferior à 2,2V o nível lógico é 1. Utilizando o osciloscópio, foi analisado o comportamento do circuito quando conectada à um gerador de ondas quadradas e submetida às tensões de transição na faixa indeterminada, 2,2V a 2,4V, o sinal de saída no osciloscópio era impreciso, de forma que impossibilitava a leitura correta do sinal, como frequência, amplitude e período. É fundamental o conhecimento das tensões de transição de uma porta lógica, pois em um circuito se os níveis lógicos não estiverem bem definidos a próxima porta lógica pode interpretar de forma incorreta o nível lógico enviado. A realização deste experimento teve grande importância para a compreensão da tabela verdade e da álgebra booleana, pois foi a introdução à como se comportam as portas lógicas, sendo assim, a tabela verdade e a função booleana foram testadas e comprovadas experimentalmente.
6. ANEXO
Gráfico 1 – Representação gráfica das ondas de entrada e saída da porta NAND no Osciloscópio.
7. BIBLIOGRAFIA TOCCI, R.J. & WIDMER,N.S. Sistemas digitais: princípios e aplicações. 11a ed, PrenticeHall, 2011. CAPUANO, Francisco G.; IDOETA, Ivan Valeije. Elementos de Eletrônica Digital. 40ª ed. São Paulo: Érica, 2000.
